


Conception Electronique pour le Traitement de l'Information

Travaux Dirigés - 1A - S5



J. VILLEMEJANE
Année universitaire 2019-2020

Des documents et informations complémentaires sont disponibles à l'adresse :

<http://lense.institutoptique.fr/ceti/>

Séances de TD

TD 1 - Pré-amplifier un signal analogique	2
TD 2 - Utiliser des diodes / Piloter des LED	10
TD 3 - Capter des photons	18
TD 4 - Filtrer une composante fréquentielle	22
TD 5 - Filtrer une composante fréquentielle plus efficacement	26
TD 6 - Capter une grandeur physique	38
TD 7 - Convertir un signal analogique en numérique	42

Pré-amplifier un signal analogique

OBJECTIFS

- ENUMÉRER LES PARAMÈTRES IMPORTANTS D’UN AMPLIFICATEUR LINÉAIRE INTÉGRÉ (ALI).
- UTILISER LES ALI DANS DES MONTAGES DE BASE, EN MODE LINÉAIRE.

FICHE(S) A LIRE

- AMPLIFICATEUR LINÉAIRE INTÉGRÉ (ALI) / PRINCIPE ET MONTAGES DE BASE

1. Amplificateur TL081


Les questions suivantes se basent sur la documentation technique du composant TL081 fournie en annexe.

1.1. Caractéristiques principales

1. Quels sont les paramètres électriques importants pour un ALI ?
2. Rappeler la relation entre les entrées V_+ et V_- et la sortie V_S d’un ALI.
3. Tracer la caractéristique $V_S = f(\varepsilon)$ où $\varepsilon = (V_+ - V_-)$ pour cet ALI avec $V_{CC} = 15$ V.
4. Est-ce un bon amplificateur ? Quelle est sa bande-passante ?

1.2. Amplification par rebouclage


On se propose d’étudier à présent le montage suivant :



1. Donner la relation entre V_S et V_E du circuit précédent en utilisant la relation d'entrées-sortie précédente.
2. Quelle hypothèse fait-on souvent lorsqu'on utilise des ALI avec une rétroaction négative ?
3. Quelle relation trouve-t-on alors entre V_S et V_E en partant de cette hypothèse ?
4. Cette hypothèse est-elle justifiée ?

2. Structures linéaires


On s'intéresse aux montages de la page suivante, autour d'amplificateurs linéaires intégrés.



Donner les relations entre les grandeurs de sortie (V_S), les grandeurs d'entrée (V_E ou I_E) et des différents éléments des montages autour de U_1 , U_2 , U_3 et U_5 .


3. Capteur et mise en forme (EXAM 2015)

On s'intéresse dans un premier temps à un potentiomètre câblé de cette façon :



1. Calculer le potentiel V_{POT} .

On se propose à présent d'étudier le système de **mise en forme** d'un **capteur de force**. Voici le montage utilisé pour mettre en forme le signal provenant du capteur :



2. Quel est le mode de fonctionnement des deux amplificateurs linéaires intégrés (ALI U1A et U1B) ?
3. ALI U1A - Quel est le montage utilisé autour de l'ALI U1A ? Quel est son intérêt ? Que vaut V_{REF} en fonction de α (réglage du potentiomètre P) et de V_{CC} ?
4. ALI U1B - Donner la relation entre V_S , V_{CAP} et V_{REF} .
5. Les ALI sont alimentés en symétrique entre $+V_{CC}$ et $-V_{CC}$. Quelle est la différence maximale entre V_{CAP} et V_{REF} que l'on peut mesurer à l'aide de ce système ? On choisira $V_{CC} = 15$ V pour les applications numériques.

TL08xx JFET-Input Operational Amplifiers

1 Features

- Low Power Consumption: 1.4 mA/ch Typical
- Wide Common-Mode and Differential Voltage Ranges
- Low Input Bias Current: 30 pA Typical
- Low Input Offset Current: 5 pA Typical
- Output Short-Circuit Protection
- Low Total Harmonic Distortion: 0.003% Typical
- High Input Impedance: JFET Input Stage
- Latch-Up-Free Operation
- High Slew Rate: 13 V/μs Typical
- Common-Mode Input Voltage Range Includes V_{CC+}

2 Applications

- Tablets
- White goods
- Personal electronics
- Computers

3 Description


The TL08xx JFET-input operational amplifier family is designed to offer a wider selection than any previously developed operational amplifier family. Each of these JFET-input operational amplifiers incorporates well-matched, high-voltage JFET and bipolar transistors in a monolithic integrated circuit. The devices feature high slew rates, low input bias and offset currents, and low offset-voltage temperature coefficient.

Device Information⁽¹⁾

PART NUMBER	PACKAGE	BODY SIZE (NOM)
TL084xD	SOIC (14)	8.65 mm × 3.91 mm
TL08xxFK	LCCC (20)	8.89 mm × 8.89 mm
TL084xJ	CDIP (14)	19.56 mm × 6.92 mm
TL084xN	PDIP (14)	19.3 mm × 6.35 mm
TL084xNS	SO (14)	10.3 mm × 5.3 mm
TL084xPW	TSSOP (14)	5.0 mm × 4.4 mm

(1) For all available packages, see the orderable addendum at the end of the data sheet.

Schematic Symbol



6 Specifications

6.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)⁽¹⁾

			MIN	MAX	UNIT
V _{CC+}	Supply voltage ⁽²⁾		18		V
V _{CC-}			-18		
V _{ID}	Differential input voltage ⁽³⁾		±30		V
V _I	Input voltage ⁽²⁾⁽⁴⁾			±15	V
	Duration of output short circuit ⁽⁵⁾		Unlimited		
	Continuous total power dissipation		See <i>Dissipation Rating Table</i>		
T _A	Operating free-air temperature	TL08_C	0	70	°C
		TL08_AC			
		TL08_BC			
		TL08_I	-40	85	
	Operating virtual junction temperature	TL08_Q	-40	125	°C
		TL08_M	-55	125	
				150	
T _C	Case temperature for 60 seconds	FK package	TL08_M	260	°C
	Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds	J or JG package	TL08_M	300	°C
T _{stg}	Storage temperature		-65	150	°C

- (1) Stresses beyond those listed under *Absolute Maximum Ratings* may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under *Recommended Operating Conditions* is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
- (2) All voltage values, except differential voltages, are with respect to the midpoint between V_{CC+} and V_{CC-}.
- (3) Differential voltages are at IN+, with respect to IN-.
- (4) The magnitude of the input voltage must never exceed the magnitude of the supply voltage or 15 V, whichever is less.
- (5) The output may be shorted to ground or to either supply. Temperature and/or supply voltages must be limited to ensure that the dissipation rating is not exceeded.

6.2 ESD Ratings

		VALUE	UNIT
V _(ESD)	Electrostatic discharge	Human body model (HBM), per ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	1000
		Charged-device model (CDM), per JEDEC specification JESD22-C101 ⁽²⁾	1500

- (1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.
- (2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.

6.3 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)

		MIN	MAX	UNIT
V _{CC+}	Supply voltage	5	15	V
V _{CC-}	Supply voltage	-5	-15	V
V _{CM}	Common-mode voltage	V _{CC-} + 4	V _{CC+} - 4	V
T _A	Ambient temperature	TL08xM	-55	125
		TL08xQ	-40	125
		TL08xI	-40	85
		TL08xC	0	70

Electrical Characteristics for TL08xC, TL08xxC, and TL08xI (continued)

$V_{CC\pm} = \pm 15$ V (unless otherwise noted)

PARAMETER	TEST CONDITIONS	$T_A^{(1)}$	TL081C, TL082C, TL084C			TL081AC, TL082AC, TL084AC			TL081BC, TL082BC, TL084BC			TL081I, TL082I, TL084I			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
I_{CC}	Supply current (each amplifier)	$V_O = 0$, No load	25°C	1.4	2.8	1.4	2.8	1.4	2.8	1.4	2.8	1.4	2.8	mA	
V_{O1}/V_{O2}	Crosstalk attenuation	$A_{VD} = 100$	25°C	120		120		120		120		120		dB	

6.6 Electrical Characteristics for TL08xM and TL084x

$V_{CC\pm} = \pm 15$ V (unless otherwise noted)

PARAMETER	TEST CONDITIONS ⁽¹⁾	T_A	TL081M, TL082M			TL084Q, TL084M			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	
V_{IO}	Input offset voltage	$V_O = 0$, $R_S = 50$ Ω	25°C	3	6	3	9	15	mV
			Full range			9			
a_{VIO}	Temperature coefficient of input offset voltage	$V_O = 0$, $R_S = 50$ Ω	Full range		18		18		μV/°C
I_{IO}	Input offset current ⁽²⁾	$V_O = 0$	25°C	5	100	5	100	20	pA
			125°C			20			
I_{IB}	Input bias current ⁽²⁾	$V_O = 0$	25°C	30	200	30	200	50	pA
			125°C			50			
V_{ICR}	Common-mode input voltage range		25°C	±11	−12 to 15	±11	−12 to 15		V
V_{OM}	Maximum peak output voltage swing	$R_L = 10$ kΩ $R_L \geq 10$ kΩ $R_L \geq 2$ kΩ	25°C	±12	±13.5	±12	±13.5	±12	V
			Full range	±12		±12			
				±10	±12	±10	±12		
A_{VD}	Large-signal differential voltage amplification	$V_O = \pm 10$ V, $R_L \geq 2$ kΩ	25°C	25	200	25	200	15	V/mV
			Full range	15		15			
B_1	Unity-gain bandwidth		25°C		3		3		MHz
r_i	Input resistance		25°C		10^{12}		10^{12}		Ω
CMRR	Common-mode rejection ratio	$V_{IC} = V_{ICR\min}$, $V_O = 0$, $R_S = 50$ Ω	25°C	80	86	80	86		dB
k_{SVR}	Supply-voltage rejection ratio ($\Delta V_{CC}/\Delta V_{IO}$)	$V_{CC} = \pm 15$ V to ±9 V, $V_O = 0$, $R_S = 50$ Ω	25°C	80	86	80	86		dB
I_{CC}	Supply current (each amplifier)	$V_O = 0$, No load	25°C	1.4	2.8	1.4	2.8		mA
V_{O1}/V_{O2}	Crosstalk attenuation	$A_{VD} = 100$	25°C		120		120		dB

(1) All characteristics are measured under open-loop conditions, with zero common-mode input voltage, unless otherwise specified.

(2) Input bias currents of a FET-input operational amplifier are normal junction reverse currents, which are temperature sensitive, as shown in Figure 13. Pulse techniques must be used that maintain the junction temperatures as close to the ambient temperature as possible.

6.7 Operating Characteristics

$V_{CC\pm} = \pm 15$ V, $T_A = 25^\circ$ C (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
SR	Slew rate at unity gain	$V_I = 10$ V, $R_L = 2$ kΩ, $C_L = 100$ pF, See Figure 19	8 ⁽¹⁾	13	V/μs
		$V_I = 10$ V, $R_L = 2$ kΩ, $C_L = 100$ pF, $T_A = -55^\circ$ C to 125°C, See Figure 19	5 ⁽¹⁾		



(1) On products compliant to MIL-PRF-38535, this parameter is not production tested.

6.9 Typical Characteristics

Data at high and low temperatures are applicable only within the rated operating free-air temperature ranges of the various devices. The Figure numbers referenced in the following graphs are located in *Parameter Measurement Information*.

Table 1. Table of Graphs

		Figure
V _{OM}	Maximum peak output voltage	versus Frequency versus Free-air temperature versus Load resistance versus Supply voltage Figure 1 , Figure 2 , Figure 3 Figure 4 Figure 5 Figure 6
Avd	Large-signal differential voltage amplification	versus Free-air temperature versus Load resistance Figure 7 Figure 8
	Differential voltage amplification	versus Frequency with feed-forward compensation Figure 9
P _D	Total power dissipation	versus Free-air temperature Figure 10
I _{CC}	Supply current	versus Free-air temperature versus Supply voltage Figure 11 Figure 12
I _{IB}	Input bias current	versus Free-air temperature Figure 13
	Large-signal pulse response	versus Time Figure 14
V _O	Output voltage	versus Elapsed time Figure 15
CMRR	Common-mode rejection ratio	versus Free-air temperature Figure 16
V _n	Equivalent input noise voltage	versus Frequency Figure 17
THD	Total harmonic distortion	versus Frequency Figure 18






Figure 15. Output Voltage
vs
Elapsed Time




Figure 16. Common-Mode Rejection Ratio
vs
Free-Air Temperature




Figure 17. Equivalent Input Noise Voltage
vs
Frequency




Figure 18. Total Harmonic Distortion
vs
Frequency

Utiliser des diodes / Piloter des LED

OBJECTIFS

- CARACTÉRISER UN DIPÔLE EN STATIQUE.
- MODÉLISER UNE DIODE ET LA CARACTÉRISER : CAS IDÉAL, CAS AVEC TENSION SEUIL


FICHE(S) A LIRE

- FONDAMENTAUX / DIPÔLES ET RÉSEAUX
- DIODES / LED / PHOTODIODES (MODÈLE SIMPLE ET LED)

1. Caractéristique d'une diode


On souhaite caractériser un dipôle (diode par exemple).

1. Quels appareils de mesure avez-vous besoin ? Proposer un montage de mesure.
2. Tracer la **caractéristique $I(V)$** d'une diode idéale puis celle d'une diode idéale avec une tension de seuil V_d .
3. Donner l'allure du **signal de sortie v_s** des circuits a et b suivants pour une tension d'entrée sinusoïdale $v_e = A \cdot \sin(\omega t)$ dans le cas d'une diode idéale puis d'une diode avec une tension de seuil V_d .



2. Montage émetteur à LED

On souhaite réaliser un montage émetteur infrarouge (IR) à l'aide d'une LED de type SFH415 (documentation fournie en annexe). On propose d'étudier le montage suivant.





La source de tension V_P est une source impulsionnelle. Elle délivre des impulsions de 5 V de durée 20 ms avec une fréquence de répétition de 5 Hz.



1. Quelle est la valeur maximale du courant que la diode peut supporter dans ces conditions ?
2. Quelle est la valeur minimale que doit avoir R_{LED} pour respecter cette condition ?
3. Quelle valeur doit-on donner à la résistance R_{LED} pour être sûr que le courant I_D (traversant la diode) soit supérieur à 100 mA ?

3. Diodes en direct et en inverse

On considère les deux montages suivants :



(a) Schéma à 2 diodes





(b) Schéma à 2N diodes

1. On considère des diodes parfaites et idéales (figure 2a).
 - (a) Que doivent valoir R_1 et R_2 pour obtenir la caractéristique tracée dans le graphe $I(V)$ pour l'ensemble dessiné en dessous ?
 - (b) Que devient cette caractéristique avec des diodes de seuil de 0,7 V , idéale par ailleurs ?
 - (c) Idem avec des diodes de résistance interne de $50\ \Omega$.
2. On considère à présent le schéma et la caractéristique de la figure b. Les diodes ont pour seuil 0,6 V. Que doivent valoir R_1 , R_2 et R_3 et le nombre de diodes N ($N = 2$ a été dessiné, mais à vous de trouver N) pour qu'on obtienne la caractéristique tracée dans le graphe $I(V)$?

4. LED et clignotement

On considère le montage suivant :



1. Quelle séquence d'allumage obtient-on en mettant le signal indiqué $V(t)$ aux bornes de l'arrangement des deux LEDs (B=bleue, R=rouge) et des trois résistances dessinés en-dessous (mêmes valeurs que précédemment) ?
On rappelle que l'énergie d'un photon bleu est proche de 3 eV, et celle d'un photon rouge proche de 2 eV.
2. Quelles sont les possibilités pour symétriser les allumages rouges et bleus ?

GaAs-IR-Lumineszenzdioden

GaAs Infrared Emitters

SFH 415

SFH 416



SFH 415



SFH 416

Wesentliche Merkmale

- GaAs-LED mit sehr hohem Wirkungsgrad
- Hohe Zuverlässigkeit
- Gute spektrale Anpassung an Si-Fotoempfänger
- SFH 415: Gehäusegleich mit SFH 300, SFH 203

Features

- Very highly efficient GaAs-LED
- High reliability
- Spectral match with silicon photodetectors
- SFH 415: Same package as SFH 300, SFH 203

Anwendungen

- IR-Fernsteuerung von Fernseh- und Rundfunkgeräten, Videorecordern, Lichtdimmern
- Gerätefernsteuerungen für Gleich- und Wechsellichtbetrieb
- Sensorik
- Diskrete Lichtschranken

Applications

- IR remote control of hi-fi and TV-sets, video tape recorders, dimmers
- Remote control for steady and varying intensity
- Sensor technology
- Discrete interrupters

Typ Type	Bestellnummer Ordering Code	Gehäuse Package
SFH 415	Q62702-P296	5-mm-LED-Gehäuse (T 1 3/4), schwarz eingefärbt, Anschluß im 2.54-mm-Raster (1/10"),
SFH 415-U	Q62702-P1137	Kathodenkennzeichnung: kürzerer Anschluß
SFH 416-R	Q62702-P1139	5 mm LED package (T 1 3/4), black-colored epoxy resin lens, solder tabs lead spacing 2.54 mm (1/10"), cathode marking: short lead

Grenzwerte ($T_A = 25^\circ\text{C}$)**Maximum Ratings**

Bezeichnung Parameter	Symbol Symbol	Wert Value	Einheit Unit
Betriebs- und Lagertemperatur Operating and storage temperature range	$T_{op}; T_{stg}$	- 40 ... + 100	°C
Sperrspannung Reverse voltage	V_R	5	V
Durchlaßstrom Forward current	I_F	100	mA
Stoßstrom, $t_p = 10 \mu\text{s}, D = 0$ Surge current	I_{FSM}	3	A
Verlustleistung Power dissipation	P_{tot}	165	mW
Wärmewiderstand Thermal resistance	R_{thJA}	450	K/W


Kennwerte ($T_A = 25^\circ\text{C}$)**Characteristics**

Bezeichnung Parameter	Symbol Symbol	Wert Value	Einheit Unit
Wellenlänge der Strahlung Wavelength at peak emission $I_F = 100 \text{ mA}, t_p = 20 \text{ ms}$	λ_{peak}	950	nm
Spektrale Bandbreite bei 50% von I_{max} Spectral bandwidth at 50% of I_{max} $I_F = 100 \text{ mA}$	$\Delta\lambda$	55	nm
Abstrahlwinkel Half angle SFH 415 SFH 416	ϕ ϕ	± 17 ± 28	Grad deg.
Aktive Chipfläche Active chip area	A	0.09	mm^2
Abmessungen der aktiven Chipfläche Dimensions of the active chip area	$L \times B$ $L \times W$	0.3 × 0.3	mm
Abstand Chipoberfläche bis Linsenscheitel Distance chip front to lens top SFH 415 SFH 416	H H	4.2 ... 4.8 3.4 ... 4.0	mm mm


Kennwerte ($T_A = 25^\circ\text{C}$)**Characteristics (cont'd)**

Bezeichnung Parameter	Symbol Symbol	Wert Value	Einheit Unit
Schaltzeiten, I_e von 10% auf 90% und von 90% auf 10%, bei $I_F = 100 \text{ mA}$, $R_L = 50 \Omega$ Switching times, I_e from 10% to 90% and from 90% to 10%, $I_F = 100 \text{ mA}$, $R_L = 50 \Omega$	t_r, t_f	0.5	μs
Kapazität, Capacitance $V_R = 0 \text{ V}, f = 1 \text{ MHz}$	C_o	25	pF
Durchlaßspannung, Forward voltage $I_F = 100 \text{ mA}, t_p = 20 \text{ ms}$ $I_F = 1 \text{ A}, t_p = 100 \mu\text{s}$	V_F V_F	1.3 (≤ 1.5) 2.3 (≤ 2.8)	V V
Sperrstrom, Reverse current $V_R = 5 \text{ V}$	I_R	0.01 (≤ 1)	μA
Gesamtstrahlungsfluß, Total radiant flux $I_F = 100 \text{ mA}, t_p = 20 \text{ ms}$	Φ_e	22	mW
Temperaturkoeffizient von I_e bzw. Φ_e , $I_F = 100 \text{ mA}$ Temperature coefficient of I_e or Φ_e , $I_F = 100 \text{ mA}$	TC_I	- 0.5	%/K
Temperaturkoeffizient von V_F , $I_F = 100 \text{ mA}$ Temperature coefficient of V_F , $I_F = 100 \text{ mA}$	TC_V	- 2	mV/K
Temperaturkoeffizient von λ , $I_F = 100 \text{ mA}$ Temperature coefficient of λ , $I_F = 100 \text{ mA}$	TC_λ	+ 0.3	nm/K


Relative Spectral Emission
 $I_{\text{rel}} = f(\lambda)$



Forward Current
 $I_F = f(V_F)$, single pulse, $t_p = 20 \mu\text{s}$




Permissible Pulse Handling Capability
 $I_F = f(t)$, $T_A = 25^\circ\text{C}$
duty cycle $D = \text{parameter}$




Radiant Intensity $\frac{I_e}{I_e 100 \text{ mA}} = f(I_F)$


Single pulse, $t_p = 20 \mu\text{s}$




Max. Permissible Forward Current
 $I_F = f(T_A)$



Radiation Characteristics,
SFH 415 $I_{\text{rel}} = f(\phi)$



Radiation Characteristics,
SFH 416 $I_{\text{rel}} = f(\phi)$



Capter des photons

OBJECTIFS


- IDENTIFIER LES CARACTÉRISTIQUES D'UN PHOTODÉTECTEUR (PHOTODIODE).
- DÉTERMINER LES PERFORMANCES D'UN SYSTÈME DE PHOTODÉTECTION.

FICHE(S) A LIRE

- AMPLIFICATEUR LINÉAIRE INTÉGRÉ / PRINCIPE ET MONTAGES DE BASE
- CAPTEURS

1. Photodiode et système de détection

On se propose d'étudier successivement ces deux montages :



1. Calculer la tension V_S en fonction du courant résultant de la photodiode, qu'on notera I_{phd} pour le montage 1.
2. calculer la tension V_S en fonction du flux lumineux reçu, noté Φ_e , si on note k la sensibilité (en A/W) de la photodiode pour le montage 1.
3. A quoi peut correspondre l'impédance composée de R_e et C_e dans le montage 2 ?
4. A quoi correspond la capacité C_{phd} dans le montage 2 ?

2. Modèle "petits signaux" de la photodiode


On supposera dans la suite de ce problème que le système est linéaire et que le flux lumineux reçu est une combinaison d'un flux constant et d'une somme de flux sinusoïdaux, pouvant s'écrire :

$$\phi_{lum}(t) = \Phi_{ambiant} + \sum_{i=1}^N \phi_i \cdot \sin(\omega_i \cdot t)$$

- Montrer que par application du théorème de superposition, on peut décomposer l'étude de ce montage en 2 études distinctes, dont on donnera les schémas équivalents : (a) une étude en continu et (b) une étude en petits signaux.
- Calculer V_{Scont} correspondant à l'étude en continu du système, en fonction de $\Phi_{ambiant}$ et des différents éléments du montage.
- Calculer $V_S(f_i)$ correspondant à l'étude en petits signaux pour une fréquence particulière f_i , en fonction de ϕ_i et des éléments du montage.
- Quel type de comportement obtient-on ? De quoi dépend-il ?

3. Montage transimpédance

On considère le montage récepteur à photodiode suivant. L'amplificateur linéaire intégré (ALI) est alimenté en ± 15 V. On note $\Phi_{lum}(t)$ le flux lumineux reçu par la photodiode et k sa sensibilité.




- Donner le modèle petits signaux du montage.
- Exprimer la tension de sortie $V_S(f_i)$ en fonction de ϕ_i et des éléments du montage.

4. Pilotage TOR en fonction de la luminosité

TOR signifie Tout Ou Rien.

On souhaite réaliser un détecteur qui allume une LED lorsque la luminosité ambiante diminue. On propose pour cela le montage suivant qui utilise une cellule photoconductrice CdS. On donne : $V_{cc} = 12 \text{ V}$ et $R_2 = 100 \text{k}\Omega$.



On donne ci-dessous les caractéristiques de la cellule CdS.




FIGURE 1 – Caractéristique Résistance en fonction de l'ECLAIRAGE de la cellule CDS

On rappelle que l'amplificateur linéaire intégré, le **LM339**, est un comparateur à collecteur ouvert.

1. Quelle est la fonction réalisée par l'amplificateur opérationnel (AO) dans ce montage ?
2. Dans quelle condition sur $V+$ et $V-$ la LED sera-t-elle allumée ?
3. Calculer la tension à la sortie de la cellule CDS.
4. Vérifier le bon fonctionnement du système.

On mesure la valeur de la photocellule ($R_{cell0} = 5 \text{ k}\Omega$) dans des conditions d'éclairement ambiant.

5. Calculer la valeur de R_1 pour que la LED s'allume lorsque l'éclairement diminue d'un facteur 10.

Filtrer une composante fréquentielle

OBJECTIFS

- REPRÉSENTER LA RÉPONSE EN FRÉQUENCE D'UN SYSTÈME LINÉAIRE.
- CALCULER LA FONCTION DE TRANSFERT D'UN FILTRE LINÉAIRE DU 1ER ET DU 2EME ORDRE.
- CARACTÉRISER UN FILTRE LINÉAIRE.

FICHE(S) A LIRE

- SYSTÈMES LINÉAIRES / SUPERPOSITION
- RÉGIME HARMONIQUE
- FILTRAGE / ANALYSE HARMONIQUE / ORDRE 1
- FILTRAGE ACTIF / ANALYSE HARMONIQUE / ORDRE 2

1. En partant d'une application

On cherche à capter un **signal lumineux** provenant d'une source, type Li-Fi, plongée dans un éclairage ambiant "classique".

Le signal à capter possède deux fréquences particulières f_A et f_B telles que $100 \text{ Hz} \ll f_A < f_B$.

1. Rappeler les caractéristiques fréquentielles d'un éclairage ambiant "classique".
2. Tracer le spectre du signal reçu par le système de photodétection.
3. Proposer une solution pour isoler chacune des composantes fréquentielles f_A et f_B du signal reçu.

2. Filtre actif

On s'intéresse à présent au montage de la figure 2.

1. Donner le comportement asymptotique de ce système.
2. Calculer les potentiels $V-$ et $V+$ en fonction de V_E et de V_S .
3. Calculer la fonction de transfert V_S/V_E en fonction des différents éléments du montage.




FIGURE 2 – Filtre actif

4. Développer l'expression obtenue à la question 3 et comparer à la formule généralisée d'un passe-bande. Identifier les paramètres ω_0 , H_0 et Q .

On donne les deux diagrammes de Bode de la figure 3.




FIGURE 3 – Diagramme de Bode partie 2

5. Lequel de ces deux diagrammes de Bode correspond aux valeurs suivantes de composants :

- (a) $R_1 = 1 \text{ k}\Omega$, $R_2 = 33 \text{ k}\Omega$ et $C_1 = C_2 = 180 \text{ nF}$
- (b) $R_1 = R_2 = 1 \text{ k}\Omega$ et $C_1 = C_2 = 1 \mu\text{F}$

3. Structure de Sallen-Key

On s'intéresse à présent à une structure de Sallen-Key.

On souhaite réaliser un filtre passe-haut de fréquence de coupure $f_c = 3 \text{ kHz}$ et de coefficient d'amortissement $m = 0.3$.

1. Donner la structure électrique du système.
2. Rappeler la fonction de transfert d'une cellule de Sallen-Key.
3. Donner la fonction de transfert de ce système.
4. Identifier (ou rappeler) les paramètres de la forme canonique d'un filtre passe-haut.
5. Parmi les listes de composants suivants, lesquels permettent de remplir le cahier des charges fourni initialement ?
 - (a) $R_2 = 1 \text{ k}\Omega$, $C_1 = 1 \text{ nF}$, $C_3 = 100 \text{ nF}$ et $R_4 = 27 \text{ k}\Omega$
 - (b) $R_2 = 1 \text{ k}\Omega$, $C_1 = 1 \text{ nF}$, $C_3 = 33 \text{ nF}$ et $R_4 = 9.1 \text{ k}\Omega$
 - (c) $R_2 = 10 \text{ k}\Omega$, $C_1 = 33 \text{ pF}$, $C_3 = 3 \text{ nF}$ et $R_4 = 2.7 \text{ M}\Omega$
 - (d) $R_2 = 10 \text{ k}\Omega$, $C_1 = 33 \text{ pF}$, $C_3 = 68 \text{ pF}$ et $R_4 = 100 \text{ M}\Omega$

6. Parmi les diagrammes de Bode présentés par la suite, lequel est celui attendu ?




FIGURE 4 – Diagramme de Bode partie 3

Filtrer une composante fréquentielle plus efficacement

OBJECTIFS

- COMPARER DIFFÉRENTS TYPES DE FILTRE.
- REPÉRER LES PARAMÈTRES ESSENTIELS À L'UTILISATION D'UN FILTRE LINÉAIRE INTÉGRÉ DANS UNE DOCUMENTATION TECHNIQUE.
- CHOISIR ET CARACTÉRISER UN FILTRE POUR UNE APPLICATION DONNÉE.


FICHE(S) A LIRE

- SYSTÈMES LINÉAIRES / SUPERPOSITION
- RÉGIME HARMONIQUE
- FILTRAGE / ANALYSE HARMONIQUE / ORDRE 1
- FILTRAGE ACTIF / ANALYSE HARMONIQUE / ORDRE 2

1. Filtre universel

1.1. Bloc intégrateur


On se propose d'étudier la réponse du système suivant :



Donner la relation entre V_S et V_E .

1.2. Bloc additionneur


On s'intéresse à présent au bloc suivant :



Donner la relation entre V_S , V_1 , V_2 et V_{in} .

1.3. Structure universelle

Soit la structure suivante, basée sur les montages vus précédemment :



1. Calculer V_{HP} en fonction de V_{in} et des divers composants.
2. Calculer V_{BP} et V_{LP} .
3. Que peuvent signifier les noms donnés aux signaux de sortie ?

1.4. Etude du composant UAF42

On souhaite s'intéresser au composant UAF42, dont quelques pages de documentation technique sont données en annexe.

1. Retrouve-t-on la structure étudiée précédemment dans le schéma de la page 1 de la documentation technique ?


2. Le câblage de la figure 1 de la page 6 de la documentation technique est-il conforme à la structure universelle proposée précédemment ?
3. Retrouve-t-on la fonction de transfert calculée précédemment ?
4. Que doivent valoir R_{F1} et R_{F2} pour obtenir une pulsation de coupure de $30 \cdot 10^3 \text{ rad/s}$?

2. Filtre paramétrable

Nous allons nous intéresser à présent à des filtres dont la fréquence de coupure est pilotable par un signal extérieur.

2.1. Capacité commutée

On donne dans un premier temps la structure suivante, dont l'interrupteur K est piloté par le signal de commande ci-dessous :




1. Calculer la charge stockée dans C_0 entre les instants 0 et $T/2$, puis entre les instants $T/2$ et T .
2. Quelle quantité de charges passe de A vers B entre les instants 0 et T ?
3. Calculer alors le courant moyen circulant du point A au point B pendant une période T.
4. Donner l'expression de la résistance équivalente R_{AB} vue entre les bornes A et B de cette cellule.

2.2. Intégrateur à capacité commutée

On réalise un intégrateur à partir du circuit de la figure 2.

1. Donner la fonction de transfert du circuit $T(j\omega) = u_2/u_1$ en fonction de R_{AB} et de C .



2. Que devient alors la fonction de transfert $T(j\omega) = u_2/u_1$ en fonction des éléments du système (C_0 et C) ?
3. Quel est l'intérêt d'un tel circuit ?

2.3. Etude du MAX296

On s'intéresse au composant MAX296 dont une partie de la documentation technique est donnée en annexe.

1. Quelles sont les fréquences maximales utilisables sur l'entrée INPUT ? Sur l'entrée CLOCK ? Quelles sont les applications visées ?
2. Quelle fréquence faut-il appliquer sur l'entrée CLOCK pour avoir une fréquence de coupure de 3 kHz ? Que vaut alors l'amplification théorique du signal à : (a) 300 Hz ? (b) 30 kHz ? (c) 5 kHz ?
3. Avec un filtre du second ordre (type Rauch) avec une pulsation de coupure à la même valeur, quelle aurait été l'amplification : (a) à 30 kHz ? (b) à 5 kHz ?



UNIVERSAL ACTIVE FILTER

Check for Samples: **UAF42**

FEATURES

- **VERSATILE:**
 - Low-Pass, High-Pass
 - Band-Pass, Band-Reject
- **SIMPLE DESIGN PROCEDURE**
- **ACCURATE FREQUENCY AND Q:**
 - Includes On-Chip $1000\text{pF} \pm 0.5\%$ Capacitors

APPLICATIONS

- TEST EQUIPMENT
- COMMUNICATIONS EQUIPMENT
- MEDICAL INSTRUMENTATION
- DATA ACQUISITION SYSTEMS
- MONOLITHIC REPLACEMENT FOR UAF41


DESCRIPTION

The UAF42 is a universal active filter that can be configured for a wide range of low-pass, high-pass, and band-pass filters. It uses a classic state-variable analog architecture with an inverting amplifier and two integrators. The integrators include on-chip 1000pF capacitors trimmed to 0.5% . This architecture solves one of the most difficult problems of active filter design—obtaining tight tolerance, low-loss capacitors.

A DOS-compatible filter design program allows easy implementation of many filter types, such as Butterworth, Bessel, and Chebyshev. A fourth, uncommitted FET-input op amp (identical to the other three) can be used to form additional stages, or for special filters such as band-reject and Inverse Chebyshev.

The classical topology of the UAF42 forms a time-continuous filter, free from the anomalies and switching noise associated with switched-capacitor filter types.

The UAF42 is available in 14-pin plastic DIP and SOIC-16 surface-mount packages, specified for the -25°C to $+85^\circ\text{C}$ temperature range.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

All trademarks are the property of their respective owners.

ELECTRICAL CHARACTERISTICS

At $T_A = +25^\circ\text{C}$, and $V_S = \pm 15\text{V}$, unless otherwise noted.

PARAMETER	CONDITIONS	UAF42AP, AU			UNIT
		MIN	TYP	MAX	
FILTER PERFORMANCE					
Frequency Range, f_n			0 to 100		kHz
Frequency Accuracy vs Temperature	$f = 1\text{kHz}$		0.01	1	%
Maximum Q			400		%/ $^\circ\text{C}$
Maximum (Q • Frequency) Product			500		—
Q vs Temperature	$(f_0 \cdot Q) < 10^4$		0.01		kHz
	$(f_0 \cdot Q) < 10^5$		0.025		%/ $^\circ\text{C}$
Q Repeatability	$(f_0 \cdot Q) < 10^5$		2		%
Offset Voltage, Low-Pass Output				± 5	mV
Resistor Accuracy			0.5	1	%
OFFSET VOLTAGE⁽¹⁾					
Input Offset Voltage vs Temperature			± 0.5	± 5	mV
vs Power Supply	$V_S = \pm 6\text{V}$ to $\pm 18\text{V}$	80	± 3		$\mu\text{V}/^\circ\text{C}$
			96		dB
INPUT BIAS CURRENT⁽¹⁾					
Input Bias Current	$V_{CM} = 0\text{V}$		10	50	pA
Input Offset Current	$V_{CM} = 0\text{V}$		5		pA
NOISE					
Input Voltage Noise					
Noise Density: $f = 10\text{Hz}$			25		$\text{nV}/\sqrt{\text{Hz}}$
Noise Density: $f = 10\text{kHz}$			10		$\text{nV}/\sqrt{\text{Hz}}$
Voltage Noise: BW = 0.1Hz to 10Hz			2		μV_{PP}
Input Bias Current Noise					
Noise Density: $f = 10\text{kHz}$			2		$\text{fA}/\sqrt{\text{Hz}}$
INPUT VOLTAGE RANGE⁽¹⁾					
Common-Mode Input Range				± 11.5	V
Common-Mode Rejection	$V_{CM} = \pm 10\text{V}$	80	96		dB
INPUT IMPEDANCE⁽¹⁾					
Differential				$10^{13} 2$	ΩpF
Common-Mode				$10^{13} 6$	ΩpF
OPEN-LOOP GAIN⁽¹⁾					
Open-Loop Voltage Gain	$V_O = \pm 10\text{V}$, $R_L = 2\text{k}\Omega$	90	126		dB
FREQUENCY RESPONSE					
Slew Rate				10	$\text{V}/\mu\text{s}$
Gain-Bandwidth Product	$G = +1$			4	MHz
Total Harmonic Distortion	$G = +1$, $f = 1\text{kHz}$			0.1	%
OUTPUT⁽¹⁾					
Voltage Output	$R_L = 2\text{k}\Omega$		± 11	± 11.5	V
Short Circuit Current				± 25	mA

(1) Specifications apply to uncommitted op amp, A_4 . The three op amps forming the filter are identical to A_4 but are tested as a complete filter.

APPLICATION INFORMATION

The UAF42 is a monolithic implementation of the proven state-variable analog filter topology. This device is pin-compatible with the popular UAF41 analog filter, and it provides several improvements.

The slew rate of the UAF42 has been increased to 10V/ μ s, versus 1.6V/ μ s for the UAF41. Frequency • Q product of the UAF42 has been improved, and the useful natural frequency extended by a factor of four to 100kHz. FET input op amps on the UAF42 provide very low input bias current. The monolithic construction of the UAF42 provides lower cost and improved reliability.

DESIGN PROGRAM

Application report **SBFA002** (available for download at www.ti.com) and a computer-aided design program also available from Texas Instruments, make it easy to design and implement many kinds of active filters. The DOS-compatible program guides you through the design process and automatically calculates component values.

Low-pass, high-pass, band-pass and band-reject (notch) filters can be designed. The program supports the three most commonly-used all-pole filter types: Butterworth, Chebyshev and Bessel. The less-familiar inverse Chebyshev is also supported, providing a smooth passband response with ripple in the stop band.

With each data entry, the program automatically calculates and displays filter performance. This feature allows a spreadsheet-like *what-if* design approach. For example, a user can quickly determine, by trial and error, how many poles are required for a desired attenuation in the stopband. Gain/phase plots may be viewed for any response type.

The basic building element of the most commonly-used filter types is the second-order section. This section provides a complex-conjugate pair of poles. The natural frequency, ω_n , and Q of the pole pair determine the characteristic response of the section. The low-pass transfer function is shown in **Equation 1**:

$$\frac{V_o(s)}{V_i(s)} = \frac{A_{LP}\omega_n^2}{s^2 + s(\omega_n/Q + \omega_n^2)} \quad (1)$$

The high-pass transfer function is given by **Equation 2**:

$$\frac{V_{HP}(s)}{V_i(s)} = \frac{A_{HP}s^2}{s^2 + s(\omega_n/Q + \omega_n^2)} \quad (2)$$

The band-pass transfer function is calculated using **Equation 3**:

$$\frac{V_{BP}(s)}{V_i(s)} = \frac{A_{BP}(\omega_n/Q)s}{s^2 + s(\omega_n/Q + \omega_n^2)} \quad (3)$$

A band-reject response is obtained by summing the low-pass and high-pass outputs, yielding the transfer function shown in **Equation 4**:

$$\frac{V_{BR}(s)}{V_i(s)} = \frac{A_{BR}(s^2 + \omega_n^2)}{s^2 + s(\omega_n/Q + \omega_n^2)} \quad (4)$$

The most common filter types are formed with one or more cascaded second-order sections. Each section is designed for ω_n and Q according to the filter type (Butterworth, Bessel, Chebyshev, etc.) and cutoff frequency. While tabulated data can be found in virtually any filter design text, the design program eliminates this tedious procedure.

Second-order sections may be noninverting ([Figure 1](#)) or inverting ([Figure 2](#)). Design equations for these two basic configurations are shown for reference. The design program solves these equations, providing complete results, including component values.




Figure 1. Noninverting Pole-Pair



maxim
integrated™

MAX291/MAX292/ MAX295/MAX296

8th-Order, Lowpass, Switched-Capacitor Filters

General Description

The MAX291/MAX292/MAX295/MAX296 are easy-to-use, 8th-order, lowpass, switched-capacitor filters that can be set up with corner frequencies from 0.1Hz to 25kHz (MAX291/MAX292) or 0.1Hz to 50kHz (MAX295/MAX296).

The MAX291/MAX295 Butterworth filters provide maximally flat passband response, and the MAX292/MAX296 Bessel filters provide low overshoot and fast settling. All four filters have fixed responses, so the design task is limited to selecting the clock frequency that controls the filter's corner frequency.

An external capacitor is used to generate a clock using the internal oscillator, or an external clock signal can be used. An uncommitted operational amplifier (noninverting input grounded) is provided for building a continuous-time lowpass filter for post-filtering or anti-aliasing.

Produced in an 8-pin DIP/SO and a 16-pin wide SO package, and requiring a minimum of external components, the MAX291 series delivers very aggressive performance from a tiny area.

Applications

- ADC Anti-Aliasing Filter
- Noise Analysis
- DAC Post-Filtering
- 50Hz/60Hz Line-Noise Filtering

Features

- ◆ 8th-Order Lowpass Filters:
Butterworth (MAX291/MAX295)
Bessel (MAX292/MAX296)
- ◆ Clock-Tunable Corner-Frequency Range:
0.1Hz to 25kHz (MAX291/MAX292)
0.1Hz to 50kHz (MAX295/MAX296)
- ◆ No External Resistors or Capacitors Required
- ◆ Internal or External Clock
- ◆ Clock to Corner Frequency Ratio:
100:1 (MAX291/MAX292)
50:1 (MAX295/MAX296)
- ◆ Low Noise: -70dB THD + Noise (Typ)
- ◆ Operate with a Single +5V Supply or Dual ±5V Supplies
- ◆ Uncommitted Op Amp for Anti-Aliasing or Clock-Noise Filtering
- ◆ 8-Pin DIP and SO Packages

Ordering Information


PART	TEMP. RANGE	PIN-PACKAGE
MAX291CPA	0°C to +70°C	8 Plastic DIP
MAX291CSA	0°C to +70°C	8 SO
MAX291CWE	0°C to +70°C	16 Wide SO
MAX291C/D	0°C to +70°C	Dice*
MAX291EPA	-40°C to +85°C	8 Plastic DIP
MAX291ESA	-40°C to +85°C	8 SO
MAX291EWE	-40°C to +85°C	16 Wide SO
MAX291MJA	-55°C to +125°C	8 CERDIP**

Ordering Information continued at end of data sheet.

* Contact factory for dice specifications.

** Contact factory for availability and processing to MIL-STD-883.

Pin Configurations



16-pin Wide SO at end of data sheet.

For pricing, delivery, and ordering information, please contact Maxim Direct at 1-888-629-4642, or visit Maxim's website at www.maximintegrated.com.

MAX291/MAX292/MAX295/MAX296

8th-Order, Lowpass, Switched-Capacitor Filters

ELECTRICAL CHARACTERISTICS (continued)




($V_+ = 5V$, $V_- = -5V$, filter output measured at OUT pin, $20k\Omega$ load resistor to ground at OUT and OP OUT, $f_{CLK} = 100kHz$ (MAX291/MAX292) or $f_{CLK} = 50kHz$ (MAX295/MAX296), $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Output DC Swing		±4			V
Output Offset Voltage	IN = GND		±150	±400	mV
DC Insertion Gain Error with Output Offset Removed		0.15	0	-0.15	dB
Total Harmonic Distortion plus Noise	$T_A = +25^\circ C$, $f_{CLK} = 100kHz$		-70		dB
Clock Feedthrough	$f_{CLK} = 100kHz$		6		mVp-p
CLOCK					
Internal Oscillator Frequency	$C_{OSC} = 1000pF$	29	35	43	kHz
Internal Oscillator Current Source/Sink	$V_{CLK} = 0V$ or $5V$		±70	±120	µA
Clock Input High (Note 1)			4.0		V
Low				1.0	V
UNCOMMITTED OP AMP					
Input Offset Voltage			±10	±50	mV
Output DC Swing		±4			V
Input Bias Current			0.05		µA
POWER REQUIREMENTS					
Supply Voltage Dual Supply		±2.375		±5.500	V
Single Supply	$V_+ = 0V$, $GND = V \pm 2$	4.750		11.000	V
Supply Current	$V_+ = 5V$, $V_- = -5V$, $V_{CLK} = 0V$ to $5V$		15	22	
	$V_+ = 2.375V$, $V_- = -2.375V$, $V_{CLK} = -2V$ to $2V$		7	12	mA

Note 1. Guaranteed by design.

Typical Operating Characteristics

($V_+ = 5V$, $V_- = -5V$, $T_A = +25^\circ C$, $f_{CLK} = 100kHz$ (MAX291/MAX292) or $f_{CLK} = 50kHz$ (MAX295/MAX296), unless otherwise noted.)












MAX291/MAX292/MAX295/MAX296

8th-Order, Lowpass, Switched-Capacitor Filters

Typical Operating Characteristics (continued)

($V_+ = 5V$; $V_- = -5V$, $T_A = +25^\circ C$, $f_{CLK} = 100\text{kHz}$ (MAX291/MAX292) or $f_{CLK} = 50\text{kHz}$ (MAX295/MAX296), unless otherwise noted.)



MAX291/MAX292/MAX295/MAX296

8th-Order, Lowpass, Switched-Capacitor Filters




Figure 2. 8th-Order Ladder Filter Network

error on its respective poles, while the same mismatch in a ladder filter design will spread its error over all poles.

The MAX291/MAX292/MAX295/MAX296 input impedance is effectively that of a switched-capacitor resistor (see equation below, and Table 1), and it is inversely proportional to frequency. The input impedance values determined below represent average input impedance, since the input current is not continuous. The input current flows in a series of pulses that charge the input capacitor every time the appropriate switch is closed. A good rule of thumb is that the driver's input source resistance should be less than 10% of the filter's input impedance. The input impedance of the filter can be estimated using the following formula:

$$Z = 1 / (f_{CLK} \cdot C)$$

where: f_{CLK} = Clock Frequency


The input impedance for various clock frequencies is given below:

Table 1. Input Impedance for Various Clock Frequencies

PART	C (pF)	10kHz (MΩ)	100kHz (MΩ)	1000kHz (kΩ)
MAX291	2.24	44.6	4.46	446
MAX292	3.28	30.5	3.05	305
MAX295	4.47	22.4	2.24	224
MAX296	4.22	23.7	2.37	237

Clock-Signal Requirements

The MAX291/MAX292/MAX295/MAX296 maximum recommended clock frequency is 2.5MHz, producing a cutoff frequency of 25kHz for the MAX291/MAX292 and 50kHz for the MAX295/MAX296. The CLK pin can be driven by an external clock or by the internal oscillator with an external capacitor. For external clock applications, the clock circuitry has been designed to interface with +5V CMOS logic. Drive the CLK pin with a CMOS gate powered from 0V and +5V when using either a single +5V supply or dual +5V supplies. The MAX291/MAX292/MAX295/MAX296 supply current increases slightly (<3%) with increasing



Pin Configuration is 8-pin DIP.

Figure 3. +5V Single-Supply Operation

clock frequency over the clock range 100kHz to 1MHz. Varying the rate of an external clock will dynamically adjust the corner frequency of the filter.

Ideally, the MAX291/MAX292/MAX295/MAX296 should be clocked symmetrically (50% duty cycle). MAX291/MAX292/MAX295/MAX296 can be operated with clock asymmetry of up to 60/40% (or 40/60%) if the clock remains HIGH and LOW for at least 200ns. For example, if the part has a maximum clock rate of 2.5MHz, then the clock should be high for at least 200ns, and low for at least 200ns.

When using the internal oscillator, the capacitance (COSC) from CLK to ground determines the oscillator frequency:

$$f_{OSC} (\text{kHz}) \approx \frac{10^5}{3C_{OSC} (\text{pF})}$$

The stray capacitance at CLK should be minimized because it will affect the internal oscillator frequency.

Application Information

Power Supplies

The MAX291/MAX292/MAX295/MAX296 operate from either dual or single power supplies. The dual-supply voltage range is +2.375V to +5.500V. The ±2.5V dual supply is equivalent to single-supply operation (Figure 3). Minor performance degradation could occur due to the external resistor divider network, where the GND pin is biased to mid-supply.

Input Signal Range

The ideal input signal range is determined by observing at what voltage level the total harmonic distortion plus noise (THD + Noise) ratio is maximized for a given corner frequency. The *Typical Operating Characteristics* show the MAX291/MAX292/MAX295/MAX296 THD + Noise response as the input signal's peak-to-peak amplitude is varied.

Uncommitted Op Amp

The uncommitted op amp has its noninverting input tied to the GND pin, and can be used to build a 1st- or 2nd-

Capter une grandeur physique

OBJECTIFS

- IDENTIFIER LES CARACTÉRISTIQUES D'UN CAPTEUR.
- INTÉGRER UN CAPTEUR DANS UN SYSTÈME DE MESURE.
- RECONNAÎTRE LES MODES DE FONCTIONNEMENT DES ALI.

FICHE(S) A LIRE

- AMPLIFICATEUR LINÉAIRE INTÉGRÉ / PRINCIPE ET MONTAGES DE BASE
- CAPTEURS

1. Mesurer une pression (EXAM 2019)


Un industriel a besoin de mesurer la pression d'un fluide à l'intérieur de son système. Pour cela, il souhaite utiliser le capteur analogique de pression de **REV Robotics** dont la documentation technique est passée en annexe.

On rappelle que le psi est une unité de mesure de contrainte et de pression anglo-saxonne (en anglais pound-force per square inch) et que 1 bar correspond à 14.5 psi.

Il veut pouvoir mesurer des pressions allant de **5 à 10 bars** avec une plage de tensions de sortie qui va de **0 V pour 5 bars à 10 V pour 10 bars**.

1. Quelle est la plage de mesure nominale de ce capteur ? Quelle est la plage de non destruction de ce capteur ? Quelle est la différence avec la plage de non dégradation ?
2. Quelle est la sensibilité du système que doit développer cet industriel ?
3. Quelle est la loi affine qui lie alors la tension de sortie (en V) à la pression d'entrée (en bar) ?
4. Quelle est la sensibilité du capteur qu'il souhaite utiliser ? (on la ramènera en V/bar) On prendra $V_{CC} = 5 \text{ V}$.
5. Quelle est la loi affine qui lie la tension de sortie du capteur (en V) à la pression d'entrée (en psi, puis en bar) ? (toujours pour $V_{CC} = 5 \text{ V}$).
6. On souhaite utiliser un système amplificateur pour permettre de répondre au cahier des charges à partir de ce capteur. Quelle amplification doit avoir ce système pour obtenir la bonne sensibilité du système final ?

On propose la structure suivante pour remplir cette tâche.



7. Quelle est le lien entre V_S , V_{cap} et V_{ref} ?
8. En prenant $R_1 = R_4$, $R_2 = k \cdot R_1$ et $R_3 = m \cdot R_1$, que devient l'expression précédente ?
9. On prend $V_{REF} = 5$ V. Que doivent valoir les coefficients k et m pour répondre au cahier des charges ?

2. Capteur de température

2.1. Sonde de platine

On considère une sonde de platine (souvent notée PT100) pour laquelle la variation de température sur sa plage de fonctionnement (-200°C à +650°C) peut être approximée par la formule (en Ohms avec T exprimée en °C) :

$$R(T) = 100 (1 + 3.908 \times 10^{-3}T - 5.802 \times 10^{-7}T^2)$$

1. Que signifie, d'après vous, la valeur 100 dans le terme PT100 ?
2. Donner l'expression de la sensibilité de la sonde de platine.
3. Calculer la variation relative $\Delta R/R$ associée à une variation de température de 0.1°C autour de 0°C.
4. Compléter le tableau suivant :


T (°C)	-200	0	100	650
R(T)				
Sensibilité (....)				

On propose d'injecter un courant I_0 (via une source de courant) dans la résistance précédente.

- Quelle est la sensibilité de votre système de mesure pour un courant I_0 de 1 A injecté dans la résistance ? Un courant I_0 de 10 A ?

2.2. Montage à ALI

Le montage suivant utilise 4 amplificateurs linéaires intégrés (ALI) que l'on supposera idéaux. Une sonde de platine est insérée dans la boucle de réaction de l'AO1. La diode Zener sert à délivrer une tension de référence constante de valeur $V_Z = 1.2$ V. Les valeurs des autres composants sont : $V_{CC} = 15$ V, $R_0 = 10\text{k}\Omega$, $R_1 = R_3 = 1\text{k}\Omega$ et $R_2 = 100\Omega$.



- Décomposer ce circuit en différents étages et expliquer le rôle de chacun.
- Exprimer la tension de sortie V_s en fonction de $R(T)$. Ce montage peut-il fonctionner avec des AO monotensions (c'est-à-dire alimentés entre 0 V et V_{CC}) ?
- On souhaite obtenir en sortie du montage une sensibilité de $10\text{mV}/^\circ\text{C}$ autour de $T = 0^\circ\text{C}$. Quelle valeur faut-il choisir pour R_4 ?
- Dans ces conditions, exprimer la linéarité de ce montage sur une plage de fonctionnement de -100°C à $+100^\circ\text{C}$ (on calculera pour cela l'écart maximal à la droite de pente $10 \text{ mV}/^\circ\text{C}$).

The REV Robotics Analog Pressure Sensor is a 5V sensor that can measure pressures up to 200 PSI. It outputs an analog voltage that is proportional to the measured pressure.

APPLICATIONS

- Real-time pressure feedback
- Pressure-based decisions
 - Is there enough pressure left for a specific action?
- Determining leak rates
- Prototyping
 - How much pressure does a specific action take?
- Measuring actuation pressure
- Pressure feedback to dashboard



CALCULATING PRESSURE

The output voltage of the sensor (V_{OUT}) depends on the supply voltage (V_{CC}) and the pressure (p):

$$V_{OUT} = V_{CC} \times (0.004 \times p + 0.1)$$

Given the output voltage, pressure can be calculated as follows:

$$p = 250 \left(\frac{V_{OUT}}{V_{CC}} \right) - 25$$

It may be helpful to normalize the output voltage against a known pressure since variances in the supply voltage may introduce error. To normalize against a known pressure:

1. Bring the system up to a know pressure (p_0).
2. Measure the sensor's output voltage (V_0).
3. Calculate the normalized supply voltage (V_N):

$$V_N = \frac{V_0}{(0.004 \times p_0 + 0.1)}$$

4. Calculate pressure based on the normalized supply voltage (V_N):

$$p = 250 \left(\frac{V_{OUT}}{V_N} \right) - 25$$

SPECIFICATIONS

Typical Supply Voltage (V_{CC})	5VDC
Output Voltage Range	0.5 - 4.5VDC
Accuracy	1.5%
Response time	$\leq 2.0\text{ms}$
Current Draw	$\leq 10\text{mA}$

V_{OUT} at Pressure (p)	
$V_{OUT} = V_{CC} \times (0.004 \times p + 0.1) \pm 1.5\%$	

Working Pressure Range	0 - 200 PSI
Max Force Pressure	348 PSI
Burst Pressure	725 PSI
Working Temperature	0 - 85°C
Storage Temperature	0 - 100°C
Fitting Thread	NPT 1/8-27
Weight	0.09 lbs

CONNECTION DIAGRAM



Convertir un signal analogique en numérique

OBJECTIFS

- ENUMÉRER LES CARACTÉRISTIQUES D'UN CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE (CAN) ET D'UN CONVERTISSEUR NUMÉRIQUE-ANALOGIQUE (CNA).
- ANALYSER LA STRUCTURE D'UN CNA.
- EVALUER LES PERFORMANCES D'UN CAN/CNA.

FICHE(S) A LIRE

- AMPLIFICATEUR LINÉAIRE INTÉGRÉ / PRINCIPE ET MONTAGES DE BASE

1. Conversion de signaux courants

1.1. Signal audio

1. Rappeler l'intervalle de fréquences des signaux audibles par l'être humain.
2. Quelle est la fréquence minimale pour échantillonner correctement un signal audio ?
Les signaux audio "classiques" (CD audio par exemple) sont échantillonnés à une fréquence $F_{E\text{classique}} = 44.1 \text{ kHz}$ et chaque échantillon est codé sur 16 bits.
Les signaux HRA (Audio Haute Résolution) sont échantillonnés à une fréquence $F_{EHRA1} = 96 \text{ kHz}$ ou $F_{EHRA2} = 192 \text{ kHz}$ et chaque échantillon est codé sur 24 bits.
3. Ces fréquences sont-elles bien choisies ?
4. Combien de niveau logique diffèrent y a-t-il pour chacune de ces normes ?
5. Quelle quantité d'espace numérique (en octets) faut-il prévoir pour stocker une heure de données sonores :
 - (a) au format "classique", stéréo ?
 - (b) au format HRA-192, en 5.1 ?

1.2. Signal vidéo

On s'intéresse au capteur **CMV50000** de la société *CMOSIS*, capteur 8K@30fps - au prix d'environ 3500\$ (juin 2018) dont la documentation est donnée en annexe.

1. Quelle est la taille de l'image de ce capteur ? Combien cela fait-il de pixels ?
2. Combien de convertisseurs analogique-numérique embarquent ce capteur ? Quelle est la résolution des ADC ?
3. La vitesse de transfert donnée est-elle suffisante pour prendre des images en 8K (7680×4320 pixels) à 30 images/seconde ?

2. Système numérique

Que peut-on dire des signaux suivants ?




FIGURE 5 – Sortie d'un filtre numérique




FIGURE 6 – Sortie d'un filtre numérique

3. Entrées/Sorties Numériques

On s'intéresse à présent à 2 convertisseurs analogiques-numériques différents, dont une partie des documentations techniques sont données en annexe :

- **TLC548** de *Texas Instruments* (environ 3\$ - juin 2018)
- **AD9230** de *Analog Devices* (environ 80\$ - juin 2018)

1. A partir de ces deux documentations, remplir le tableau suivant :

	TLC548	AD9230
Type de sortie		
$F_{E\max}$		
Résolution		
Alimentation		


2. A l'aide de la documentation technique du **TLC548**,

- (a) Expliquer à quoi correspondent les différents éléments du **diagramme fonctionnel** donnée en page 2.
- (b) Expliquer l'opération de conversion et de récupération des données à partir de la **séquence** donnée en page 3.
- (c) Combien de temps faut-il entre chaque conversion pour $F_{CLOCK} = 2.048 \text{ MHz}$?

4. Convertisseur R-2R

4.1. Montage R-2R

On s'intéresse à ce montage :




1. Quelle est la résistance équivalente vue entre les points A et M ?
2. Que vaut le courant I_1 en fonction du courant I_0 (courant passant par la résistance $2R$) ?
3. Quelle est la résistance équivalente vue entre les points B et M ?

4. Que vaut le courant I_2 en fonction du courant I_0 (courant passant par la résistance $2R$) ?

4.2. Montage complet

On s'intéresse à présent au montage suivant :



On supposera que lorsque $A_i = 0$, l'interrupteur i est en position 3 et que lorsque $A_i = 1$, l'interrupteur i est en position 1.

1. Quel est le type de montage autour de l'ALI ?
2. En quoi la structure vue précédemment peut nous aider ?
3. Que vaut alors le courant I_{tot} dans la contre-réaction de l'ALI en fonction des courants I_i ?
4. Que vaut alors le courant I_{tot} dans la contre-réaction de l'ALI en fonction du courant I_{0i} et des valeurs des A_i ?

CMV50000

AREA SCAN SENSORS



The CMV50000 is a high speed CMOS image sensor with 7920 x 6004 effective pixels (47.5Mp) developed for machine vision and video applications. The image array consists of 4.6 μ m pipelined 8T global shutter pixels which allow exposure during read out, while performing true CDS (Correlated Double Sampling) operation. The image sensor has 22 12bit sub-LVDS data outputs. The image sensor also integrates a programmable analog gain amplifier and offset regulation. Each output channel runs up to 830 Mbps maximum which results in 30 fps frame rate at full resolution in 12 bit. Higher frame rates can be achieved in row-windowing mode or row-subsampling mode. These modes are all programmable using the SPI interface. All internal exposure and read out timings are generated by a programmable on-board sequencer. External triggering and exposure programming is also possible. Extended optical dynamic range can be achieved by a dual exposure HDR mode.

SPECIFICATIONS

Part status	Sampling
Resolution	48MP - 7920 (H) x 6004 (V)
Pixel size	4.6 x 4.6
Optical format	35 mm (36.43 x 27.62 mm ²)
Shutter type	Global shutter
Frame rate	30 fps
Output interface	22 LVDS @ 830 Mbps
Sensitivity	3.5 x10e7 DN/(W.s/m ²) (@ 550 nm)
Conversion gain	0.272 DN/e
Full well charge	14500 e- (with binning 58000 e-)
Dark noise	8.8 e-
Dynamic range	64dB (binning: 68dB)
SNR max	41.6dB (binning: 47.6dB)
Parasitic light sensitivity	1/18000
Extended dynamic range	Yes, odd/even read out
Dark current	0.24e/s @ 20°C; 66.2e/s @60°C
Fixed pattern noise	6.6 DN rms
Chroma	Mono and RGB
Supply voltage	3.3/2.7/1.8/1.2V
Power	3W
Operating temperature range	-30°C to 70°C
RoHS compliance	Yes (TBC)
Package	141 pins PGA ceramic package
Socket	Andon Electronics http://www.andonelectronics.com 575-20-19A-141-01M-R27-L14 (thru-hole) 575-20-19A-141-93M-R27-L14 (surface mount)

TLC548C, TLC548I, TLC549C, TLC549I
8-BIT ANALOG-TO-DIGITAL CONVERTERS
WITH SERIAL CONTROL

SLAS067C – NOVEMBER 1983 – REVISED SEPTEMBER 1996

- Microprocessor Peripheral or Standalone Operation
- 8-Bit Resolution A/D Converter
- Differential Reference Input Voltages
- Conversion Time . . . 17 μ s Max
- Total Access and Conversion Cycles Per Second
 - TLC548 . . . up to 45 500
 - TLC549 . . . up to 40 000
- On-Chip Software-Controllable Sample-and-Hold Function
- Total Unadjusted Error . . . ± 0.5 LSB Max
- 4-MHz Typical Internal System Clock
- Wide Supply Range . . . 3 V to 6 V
- Low Power Consumption . . . 15 mW Max
- Ideal for Cost-Effective, High-Performance Applications including Battery-Operated Portable Instrumentation
- Pinout and Control Signals Compatible With the TLC540 and TLC545 8-Bit A/D Converters and with the TLC1540 10-Bit A/D Converter
- CMOS Technology

description

The TLC548 and TLC549 are CMOS analog-to-digital converter (ADC) integrated circuits built around an 8-bit switched-capacitor successive-approximation ADC. These devices are designed for serial interface with a microprocessor or peripheral through a 3-state data output and an analog input. The TLC548 and TLC549 use only the input/output clock (I/O CLOCK) input along with the chip select (CS) input for data control. The maximum I/O CLOCK input frequency of the TLC548 is 2.048 MHz, and the I/O CLOCK input frequency of the TLC549 is specified up to 1.1 MHz.

AVAILABLE OPTIONS

T _A	PACKAGE	
	SMALL OUTLINE (D)	PLASTIC DIP (P)
0°C to 70°C	TLC548CD TLC549CD	TLC548CP TLC549CP
-40°C to 85°C	TLC548ID TLC549ID	TLC548IP TLC549IP



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

Copyright © 1996, Texas Instruments Incorporated



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

TLC548C, TLC548I, TLC549C, TLC549I 8-BIT ANALOG-TO-DIGITAL CONVERTERS WITH SERIAL CONTROL

SLA067C – NOVEMBER 1983 – REVISED SEPTEMBER 1996


description (continued)

Operation of the TLC548 and the TLC549 is very similar to that of the more complex TLC540 and TLC541 devices; however, the TLC548 and TLC549 provide an on-chip system clock that operates typically at 4 MHz and requires no external components. The on-chip system clock allows internal device operation to proceed independently of serial input/output data timing and permits manipulation of the TLC548 and TLC549 as desired for a wide range of software and hardware requirements. The I/O CLOCK together with the internal system clock allow high-speed data transfer and conversion rates of 45 500 conversions per second for the TLC548, and 40 000 conversions per second for the TLC549.

Additional TLC548 and TLC549 features include versatile control logic, an on-chip sample-and-hold circuit that can operate automatically or under microprocessor control, and a high-speed converter with differential high-impedance reference voltage inputs that ease ratiometric conversion, scaling, and circuit isolation from logic and supply noises. Design of the totally switched-capacitor successive-approximation converter circuit allows conversion with a maximum total error of ± 0.5 least significant bit (LSB) in less than 17 μ s.

The TLC548C and TLC549C are characterized for operation from 0°C to 70°C. The TLC548I and TLC549I are characterized for operation from -40°C to 85°C.

functional block diagram




typical equivalent inputs

INPUT CIRCUIT IMPEDANCE DURING SAMPLING MODE	INPUT CIRCUIT IMPEDANCE DURING HOLD MODE
<p>ANALOG IN ————— 1 kΩ TYP</p> <p>$C_i = 60 \text{ pF TYP}$ (equivalent input capacitance)</p>	<p>ANALOG IN ————— 5 MΩ TYP</p>

TLC548C, TLC548I, TLC549C, TLC549I
8-BIT ANALOG-TO-DIGITAL CONVERTERS
 WITH SERIAL CONTROL

SLAS067C – NOVEMBER 1983 – REVISED SEPTEMBER 1996

operating sequence



- NOTES:
- The conversion cycle, which requires 36 internal system clock periods (17 μ s maximum), is initiated with the eighth I/O clock pulse trailing edge after CS goes low for the channel whose address exists in memory at the time.
 - The most significant bit (A7) is automatically placed on the DATA OUT bus after CS is brought low. The remaining seven bits (A6–A0) are clocked out on the first seven I/O clock falling edges. B7–B0 follows in the same manner.

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	6.5 V
Input voltage range at any input	-0.3 V to V_{CC} + 0.3 V
Output voltage range	-0.3 V to V_{CC} + 0.3 V
Peak input current range (any input)	± 10 mA
Peak total input current range (all inputs)	± 30 mA
Operating free-air temperature range, T_A (see Note 2):	TLC548C, TLC549C	0°C to 70°C
	TLC548I, TLC549I	-40°C to 85°C
Storage temperature range, T_{stg}	-65°C to 150°C
Lead temperature 1.6 mm (1/16 inch) from case for 10 seconds	260°C

- NOTES:
- All voltage values are with respect to the network ground terminal with the REF- and GND terminals connected together, unless otherwise noted.
 - The D package is not recommended below -40°C.

FEATURES

SNR = 64.9 dBFS @ f_{IN} up to 70 MHz @ 250 MSPS
ENOB of 10.4 @ f_{IN} up to 70 MHz @ 250 MSPS (-1.0 dBFS)
SFDR = -79 dBc @ f_{IN} up to 70 MHz @ 250 MSPS (-1.0 dBFS)

Excellent linearity

DNL = ± 0.3 LSB typical
 INL = ± 0.5 LSB typical
 LVDS at 250 MSPS (ANSI-644 levels)
 700 MHz full power analog bandwidth
 On-chip reference, no external decoupling required
 Integrated input buffer and track-and-hold

Low power dissipation

434 mW @ 250 MSPS—LVDS SDR mode
 400 mW @ 250 MSPS—LVDS DDR mode

Programmable input voltage range

1.0 V to 1.5 V, 1.25 V nominal

1.8 V analog and digital supply operation

Selectable output data format (offset binary, twos complement, Gray code)

Clock duty cycle stabilizer

Integrated data capture clock

APPLICATIONS

Wireless and wired broadband communications

Cable reverse path

Communications test equipment

Radar and satellite subsystems

Power amplifier linearization

GENERAL DESCRIPTION

The AD9230 is a 12-bit monolithic sampling analog-to-digital converter optimized for high performance, low power, and ease of use. The product operates at up to a 250 MSPS conversion rate and is optimized for outstanding dynamic performance in wideband carrier and broadband systems. All necessary functions, including a track-and-hold (T/H) and voltage reference, are included on the chip to provide a complete signal conversion solution.

The ADC requires a 1.8 V analog voltage supply and a differential clock for full performance operation. The digital outputs are LVDS (ANSI-644) compatible and support either twos complement, offset binary format, or Gray code. A data clock output is available for proper output data timing.

Fabricated on an advanced CMOS process, the AD9230 is available in a 56-lead LFCSP, specified over the industrial temperature range (-40°C to +85°C).

Rev. 0

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.




Figure 1. Functional Block Diagram

0802001

PRODUCT HIGHLIGHTS

1. High Performance—Maintains 64.9 dBFS SNR @ 250 MSPS with a 70 MHz input.
2. Low Power—Consumes only 434 mW @ 250 MSPS.
3. Ease of Use—LVDS output data and output clock signal allow interface to current FPGA technology. The on-chip reference and sample and hold provide flexibility in system design. Use of a single 1.8 V supply simplifies system power supply design.
4. Serial Port Control—Standard serial port interface supports various product functions, such as data formatting, disabling the clock duty cycle stabilizer, power-down, gain adjust, and output test pattern generation.
5. Pin-Compatible Family—10-bit pin-compatible family offered as AD9211.

PIN CONFIGURATIONS AND FUNCTION DESCRIPTIONS




Figure 4. Single Data Rate Mode

00000000

Table 7. Single Data Rate Mode Pin Function Descriptions

Table 7. Single Data Rate Mode Pin Function Descriptions		
Pin No.	Mnemonic	Description
30, 32 to 34, 37 to 39, 41 to 43, 46	AVDD	1.8 V Analog Supply.
7, 24, 47	DRVDD	1.8 V Digital Output Supply.
0	AGND ¹	Analog Ground.
8, 23, 48	DRGND ¹	Digital Output Ground.
35	VIN+	Analog Input—True.
36	VIN-	Analog Input—Complement.
40	CML	Common-Mode Output Pin. Enabled through the SPI, this pin provides a reference for the optimized internal bias voltage for VIN+/VIN-.
44	CLK+	Clock Input—True.
45	CLK-	Clock Input—Complement.
31	RBIAS	Set Pin for Chip Bias Current. (Place 1% 10 kΩ resistor terminated to ground.) Nominally 0.5 V.
28	RESET	CMOS-Compatible Chip Reset (Active Low).
25	SDIO/DCS	Serial Port Interface (SPI®) Data Input/Output (Serial Port Mode); Duty Cycle Stabilizer Select (External Pin Mode).
26	SCLK/DFS	Serial Port Interface Clock (Serial Port Mode); Data Format Select Pin (External Pin Mode).
27	CSB	Serial Port Chip Select (Active Low).
29	PWDN	Chip Power-Down.
49	DCO-	Data Clock Output—Complement.
50	DCO+	Data Clock Output—True.
51	D0-	D0 Complement Output Bit (LSB).
52	D0+	D0 True Output Bit (LSB).
53	D1-	D1 Complement Output Bit.
54	D1+	D1 True Output Bit.
55	D2-	D2 Complement Output Bit.
56	D2+	D2 True Output Bit.
1	D3-	D3 Complement Output Bit.
2	D3+	D3 True Output Bit.
3	D4-	D4 Complement Output Bit.
4	D4+	D4 True Output Bit.